剛剛一眾學者們交流學術，大家暢所欲言，都快忽略了羅晟。
而這個時候才回過神來，才意識到羅晟不僅僅是精通商業的企業家，還有更大的隱藏屬性，那就是技術大咖。
羅晟顯然沒有說完，他盯著修改後的數學模型繼續道：“還有一點，既然都是拿耗盡層的矽，插入一層氧化層，那麼為什麼非要放上一堆沒用的矽在下面呢？直接在氧化層底下再弄一個柵極，兩邊夾著溝道，豈不是更爽？”
眾人錯愕了一陣，回過神來之後無不拍案叫絕，而羅晟補充道：“這還不夠，既然如此，那還有什麼必要非得把氧化層埋在矽裡面呢？我完全可以把矽弄出來，像三明治一樣包裹上絕緣層，外面再放上柵極，豈不是爽爆了？”
一位半導體研究學者激動萬分的說道：“簡直是天才般的設想，這樣的方案不僅僅大大降低了漏電流，而且因為又多一個柵極，這兩個柵極一般都是連在一起的，因此等於大大地增加了前面說過的那個絕緣層電容，也就是大大地提升了電晶體的開關效能，我敢下決斷，這種三柵極電晶體，絕對是一次是在架構上的革命式的進步，不但是45奈米，在32奈米、22奈米、14奈米都有極大的想象空間，是摩爾定律的再次勝利。”
值得一提的是，半導體業工藝節點的演進是可以被預測的，摩爾定律也應運而生，也就是下一代晶片多少奈米。
例如130奈米、90奈米、65奈米、45奈米、32奈米、22奈米、14奈米、10奈米、7奈米（5奈米），會發現這是一個大約以0.7為比的等比數列，就是這個原因。
不過這只是一個命名習慣，跟實際尺寸還是有差距的。
此時此刻，與會的一眾研究學者都很興奮，不過在興奮過後有人已經迴歸理性。
一位學者戰術扶鏡並說道：“這是個天才般的設計，基本上不用超算模擬驗證我也敢下判斷是可行的，但難的是實現這個設想。為什麼呢？因為豎起來的那一部分矽，也就是用作溝道的矽，太薄了，只有不到10個奈米，不僅遠小於電晶體的最小尺寸（目前），也遠小於當前最精密的光刻機所能刻制的最小尺寸，如何把這個方案弄出來才是真正的難題啊。”
此話一出，其它興奮的研究員們也都冷靜了下來。
是啊，這個問題是沒法迴避的，最後繞來繞去又回到了光刻機這個難題上，目前最精密的光刻機都搞不定，何況華國根本就不可能買的到最先進的光刻機裝置。
目前這個領域華芯國際是國內的領頭羊，可讓人無奈的是外國人已經在能夠量產32奈米工藝的晶片了，而華芯國際現在連65奈米晶片都不能量產，這還是在引進光刻機的情況下，自己還造不出製造65奈米工藝的光刻機。
羅晟笑道：“各位理解錯了，具體介紹起來需要很多張工藝流程圖，但基本原理是，這部分矽不是光刻出來的，而是長出來的。它先用普通精度的光刻刻出一堆‘架子’，然後再沉澱一層矽，那麼在架子的邊緣就會長出一層很薄的矽，然後選擇性的刻蝕，把多餘的材料弄走，剩下的就是這些立著的、超薄的矽了，就這麼簡單啊。”
當眾人聽到這麼一套方法的時候，所有人都愣了好長一段時間。
徹底給跪了，這智商太碾壓人了。
羅晟見眾人全都無言，不由得微笑著補充道：“其實這種三柵極和環柵電晶體物理模型可以追溯到2000年左右的時候，伯克利的胡正明教授，這是他最早提出來了的，但至今為止沒有人實現，但這個方案可以實現的。”
徐至軍振奮的說道：“甭說其它，把專利安排的明明白白再說其它問題。”
這可能是目前藍思半導體為數不多能夠拿得出手和世界頂尖半導體廠商叫板的解決方案，赫然便是FinFET的解決方案，即鰭式場效電晶體，一種新的前沿的互補式金氧半導體電晶體。
專利是必須的。
藍思半導體在國內半導體公司當中可以說是領頭羊，但和國際大廠比起來依舊是個弟弟，薄弱的專利底蘊就能體現出來，基本上沒有什麼拿得出的頂尖專利。
累積的太少了。
接下來的日子裡，在羅晟的主導下，不論是藍思半導體還是蔚藍海岸實驗室，研究學者們全面開戰，羅晟把工藝流程圖陸續搞出來，為了確保萬無一失，過了幾道超算驗證，然後研發團隊們開始用暴力的方法，找許多種奇奇怪怪的材料一個一個測試。
不然怎麼叫暴力的方法呢。
這沒辦法，除了掌握技術的那幾家企業，外界根本沒人知道，只能暴力嘗試，石墨烯材料是非常優異的選項，錫烯材料也很不錯。