CPU剛開始發展時，CPU的主頻等同於前端匯流排fsb頻率，等同於裝置匯流排介面頻率。
再後來，前端匯流排和裝置匯流排介面頻率跟不上趟了，CPU的主頻成為前端匯流排頻率乘以倍頻這個時候的CPU外頻和前端匯流排的頻率是一致的。
而再往後，裝置匯流排的頻率也跟不上趟了，CPU的主頻等於外頻乘以倍頻，而前端匯流排是高於外頻的。
形象點說，CPU的主頻代表了CPU在一秒內能夠處理的能力，外頻可以看成是處理問題的流水線，而倍頻就是有幾條流水線。
這就涉及一個DIY愛好者之間的話題，超頻。
超頻的意義在於以正常的價格獲得尊貴的服務，而著手點無非是兩個，一是超外頻，而另外一個就是超倍頻。
相比起倍頻而言，外頻涉及的不僅僅是CPU，還涉及到前端匯流排和裝置PCI介面等，難度自然大了很多。
而在CPU設計上，這也是CPU強大的吞吐能力照顧其他匯流排介面的無奈之舉。
如果是簡單的倍頻設計，王岸然自然不會大張旗鼓。
“各位，可不僅僅是倍頻設計，在匯流排介面上我們也要重新設計，180奈米制造工藝，我們是先行者。
剛才谷總監也說了，1Ghz的CPU，現行的匯流排介面已經不能滿足需要。
不僅僅是fbs，序列匯流排介面同樣不能滿足我們顯示卡的需要，我們需要全新的設計！”
“全新的設計？”
王岸然點點頭，說道：“目前不光是PCI介面還是Intel現在推廣的AGP圖形介面，所使用的都是共享並行匯流排架構，PCI主機和所有裝置共享一組通用地址、資料和控制線。
這就帶來一個問題，在裝置增加的情況下，頻寬分配將急劇下降，並且多裝置之間也相互影響。”
怎麼解決？華芯可居的聰明人可不少。
在這個場合下，有多少人想在王總面前表現一把。
高階工程師朱朝傑說道：“並行PCI匯流排只有一個地址，所有裝置都是透過這個地址與主機進行連線。
在以前匯流排頻寬有限的情況下，採取這種方式確實是無奈之舉，不過現在CPU與橋接晶片效能迅速提升的情況下，原有的設計依然不能滿足需要。
我的設想是多地址共享主機連線，每臺裝置可以與主機進行通訊。”
王岸然點點頭，記下了朱朝傑這個名字，這已經把PCIe的特點表述的很清楚，與PCI主要區別就是，點對點的拓撲結構。
王岸然喜歡跟聰明人說話，一點就透，PCIE不僅僅是對PCI介面的擴充套件和補充。
對華芯科技來說，DDR記憶體是猶抱琵琶半遮面，和Intel打起的太極。
而PCIe介面是華芯科技第一次和Intel打起了擂臺。
之所以選擇PCIe介面，不光是在顯示卡上，現有的PCI頻寬已經不能滿足需要。
更重要的是，王岸然現在就要佈局固態硬碟的發展，在介面上，IDE目前的速度最高只有66M，發展到2000年之後，才133Mhz，根本滿足不了固態的需要。
有準備總是好的，總不至於最後固態出來之後，再被Intel牽著鼻子走。
而這一天並不會太遠。
結束CPU產品論證會，下面的技術實現分析等前期研究，王岸然就不親自上馬了。
事實上晶片設計，王岸然也就是帶著做做，他的心思現在完全沉浸在晶片生產技術上……